PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-229499

(43)Date of publication of application: 18.08.1992

(51)Int.Cl.

G11C 29/00 G11C 11/413

G11C 11/401

(21)Application number: 02-418754

(71)Applicant: TOSHIBA CORP

TOSHIBA MICRO ELECTRON KK

(22)Date of filing:


27.12.1990

(72)Inventor: NOGAMI KAZUTAKA

SHIRATORI TSUKASA

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

PURPOSE: To simultaneously make an accurate test by copossessing a part of addresses with plural pieces of memory blocks and excluding the memory access to the memory block of the smaller address space at the time of a test mode. CONSTITUTION: The selection of cell blocks is executed in correspondence to the memory blocks A, B at the time of the test mode for the respective memory blocks. Namely, the address scan of the memory block B is executed and the writing/reading out operations thereof are carried out if the address scan signal having the address width corresponding to the memory block B having the max. address space of two pieces of the memory blocks is inputted. The address scan of the memory block A is simultaneously executed and the writing/reading out operations thereof are carried out. The writing operation of the memory block A is automatically prohibited by a writing inhibition control signal in the period when the scan signal exceeds the address width of the memory blocks. The multiple access does not arise any more.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開母号

特開平4-229499

(43)公開日 平成4年(1992)8月18日


	9/00 1/413 1/401	酸別記号 3 0 3	B	庁内整理番号 8526-5L		FI		技術表示箇所		
				7323-5L		G11C	11/ 34	:	302 A	
•				8526-5L					371 A	
						1	泰查請求	朱請求	請求項の数	(6 (全 7 頁)
(21)出願番号		特顧平2-4187	54			(71)出顧人	0000030	178		
					- }		株式会社東芝			
(22)出版日		平成2年(1990)12月27日					神奈川以	県川崎市	幸区堀川町72	番地
					İ	(71)出顧人	0002211	199		
									レクトロニク 川崎区駅前本	
					ļ	(72)発明者	野上 ·	一举		
					İ		神奈川	某川崎市	幸区小向東芝	町1番地 林
		•		,	1		式会社	東芝総合	研究所内	
					1	(72)発明者	白鳥	ह्य ं		
							神东川	県川崎市	川崎区駅前本	町25番地 1
				•			東芝マ	イクロエ	レクトロニク	ス株式会社内
						(74)代理人	弁理士	鈴江	武彦	
• • • •				•						

(54) 【発明の名称】 半導体集積回路

(57)【要約】

【目的】 同一チップ上に混載された宜いにアドレス空間が異なる複数のメモリブロックを同時に、かつ、テストベクタの発生あるいはBISTのためのテスト回路にも何らの負担をかけずに確度よくテストレ得る半導体集積回路を提供する。

【構成】 互いにアドレス空間が異なる書込み/競み出し可能な複数個のメモリプロックおよびこれらのメモリプロックのアドレス選択を行うアドレスデコーダを有する半導体集積回路において、メモリプロックのテストモード時には、複数個のメモリブロックでアドレスの一部を共有し、各メモリプロックのアドレススキャンを共通に行うアドレススキャン信号が、最大アドレス空間を有するメモリプロック以外のメモリプロックのアドレス 幅を越える期間はこのメモリブロックの香込みを禁止するように倒領することを特徴としている。



(2)

特開平4-229499

【特許請求の範囲】

【競求項1】 第1のアドレス空間を持つ書込み/筋み出し可能な第1のメモリブロックと、上記第1のアドレス 経よりも小さいアドレス空間を持ち、少なくともテストモード時に上記第1のメモリブロックとアドレスのの第2のメモリブロックと、これらのメモリブロックと、これらのメモリブロックのアドレス選択を行うアドレスデコーダと、上記テストモード時に上記各メモリブロックのアドレススキャンを共通に行うアドレススキャン信号が上記第2のメモリブロックのアドレスなを越える期間は上記第2のメモリブロックの同時テストを可能としたことを特徴とする半導体集積回路。

【請求項2】 請求項1配級の半導体集積回路において、前配制御回路は、前配アドレススキャン信号の一部をデコードすることにより、このアドレススキャン信号が上配第2のメモリブロックのアドレス幅を越える期間を検知して書込み禁止制御を行うことを特徴とする半導体集積回路。

【酵求項3】 糖求項1または2配較の半導体集積回路 において、さらに、ロジック回路を内蔵することを特徴 とする半導体集積回路。

【請求項4】 請求項1万至3のいずれか1項記較の半導体集積回路において、前記第1のメモリブロックおよび第2のメモリブロックは通常動作時にもアドレスの一部を共有するキャッシュメモリであることを特徴とする半導体集積回路。

【請求項5】 請求項1万至3のいずれか1項記載の半 導体集積回路において、前記第1のメモリブロックおよ 30 び第2のメモリブロックは通常動作モード時にはそれぞ れ別々のアドレス信号によりアドレス選択され、テスト モード時には第1のメモリブロックのアドレススキャン を行うアドレススキャン信号の一部を選択して前記第2 のメモリブロック用のアドレスデコーダに入力するアド レス選択凹路を具備することを特徴とする半導体集積回 路。

【請求項6】 請求項1万至3のいずれか1項記載の半導体集積回路において、テストモード時にアドレススキャン信号を発生する自己テストアドレス発生回路と、テストモード時に上記アドレススキャン信号を選択して前記アドレスデコーダに入力するアドレス選択回路とを具備することを特徴とする半導体集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体集積回路のテスト容易化回路に係り、例えばロジック回路に大容量メモリ回路を混載した集積回路に使用される。

[0002]

【従来の技術】従来、同一チップ上に複数個のメモリブ 50 間に複数回向一アドレスをアクセスすることになる。こ

ロックを混載した集積回路において、各メモリブロックのアドレスを共有するような構成(例えばキャッシュメモリ)、または、テスト回路等で各メモリブロックのアドレスを共有するような構成をとる場合がある。この場合、メモリ回路の機能をチエックするテスト時に、メモリブロックに起因する不良検出の確度を高め、かつ、効率化を上げる(テスト時間短縮等)ことが困難となっている。

【0003】上記のような構成のメモリ回路をテストする手法は大きく二つに分類される。一つは、テスタ等を用いて集積回路外部より必要な信号を与えてテストする方法であり、もう一つは、必要なテスト信号をデバイス自体で生成してテストを行うBIST(Built-In Self Testing)と呼ばれる方法である。このようなテストを行う場合、共有するアドレスを使って異なる複数個のメモリを同時にテストすれば、テストの効率化を図ることができる。

【0004】ところで、異なるメモリブロックのアドレ ス空間が必ずしも同一とは限らない場合も多々ある。そ のような例は、例えば図6に示すキャッシュメモリのよ うに、タグメモリA1とパリッドピットメモリA2と復 数ラインを持つデータメモリBとの関係に見られる。こ こで、61はアドレス信号A2~A4によりタグメモリ A1の列アドレス選択を行う列デコーダ、62はアドレ ス信号A2~A4によりパリッドピットメモリA2の列 アドレス選択を行う列デコーダ、63はアドレス信号A 0~A4によりデータメモリBの列アドレス選択および ライン選択を行う列デコーダ・ライン選択回路、64は アドレス信号A5により各メモリプロックA1、A2、 Bの行アドレス選択を共通に行う行デコーダである。各 メモリプロックA1、A2、Bは、アドレス信号A0~ A5の一部A2~A5を共有しており、メモリブロック A1、A2はメモリブロックBよりもアドレス信号の一 部A1、A0の分だけアドレス空間が狭い。65はタグ メモリA1用の書込み/読み出し回路、66はパリッド ビットメモリA2用の審込み/読み出し回路、67はデ ータメモリB用の客込み/飲み出し回路である。68は タグアドレス入力とタグメモリA1から銃み出されたタ グデータとを比較し、さらに、パリッドビットメモリA 2から読み出された1~4ビットのパリッドビットデー タをチエックし、制御信号を出力する比較・論理回路、 69はデータメモリBの複数ラインからそれぞれ読み出 されたデータを上記比較・論理回路68からの制御信号 に基ずいて選択して出力するセレクタ・バッファ回路で

【0005】上記したようなキャッシュメモリに対して、アドレス空間の大きいデータメモリBのアドレスに合わせてテストすると、タグメモリA1やパリッドピットメモリA2はデータメモリBの全アドレスを一順する間に複数回回ーアドレスをアクセスすることにかる。こ

(3)

のことは、単純なメモリテストにおいてはさほど問題に はならないが、メモリテストの確度を高めたテストを行 う場合に問題になる。

【0006】図7(a)~(c)に、メモリテストで一般的に用いられるN系パターン(March)のベクトル例を示す。ここで、71はメモリブロックの大きさ、72はアドレスの進む方向を示している。

【0007】図7で示すメモリテストペクトルによって図6のキャッシュメモリをテストした場合、アドレス空間の小さいタグメモリA1やパリッドピットメモリA2 10におけるアドレス信号とセルブロック選択との関係を図8Aに示し、アドレス空間の大きいデータメモリBにおけるアドレス信号とセルブロック選択との関係を図8Bに示している。

【0008】図8Aから、アドレス空間の小さいメモリブロックA1、A2は、アドレス信号A1、A0が(00)の時にアクセスが行われた後にアドレス信号A1、A0が(01)(10)(11)へと変化した時にも同一セルへの多重アクセスが起こることが分る。即ち、アドレス空間の小さいメモリは、自身に関係しないアドレス(アドレス空間の大きいメモリのアドレス)をアクセスしている時に、同一メモリセルを複数回アクセスすることになる。この状況では、メモリ空間の小さいメモリの同一セルへ一回のシーケンスで複数回の書込みが起こるので、読み出し出力が期待値と相違してしまう。

【0009】この状況を打開するためには、テスタを使う場合、テストベクトルの工夫で対処できるが、通常はベタ書きのテストベクトルを使用するので、テストすべきメモリのアドレス空間に比例して膨大なベクタ数になり、現実的ではない。例えば8KパイトのメモリとしてNº系のパターンで、単純に65Mパイトとなってしまう。そこで、テスタでアドレスを自動的に発生する手法が一般的に採用されているが、この手法では、複数回アクセスの問題を回避するのが困難になる。

[0010] 一方、BISTによる方法は、メモリ自体でメモリブロックへのアドレス信号の発生と客込みデータの発生と比較とを自動的に行ってメモリブロックのテストを行う。しかし、メモリブロックの大容量化に伴って一層複雑なアドレスパターンによるテストの必要性がある場合には、複数個のメモリブロックのアドレス空間の違いが大きな問題となり、テスト時間の増大、ハードウエア(テスト回路)のオーバーヘッドの増大を招いてしまう。

[0011]

【発明が解決しようとする課題】上記のように従来の半導体集積回路は、同一チップ上に混載された互いにアドレス空間が異なる複数のメモリブロックをメモリブロックごとに分割してテストする必要があるので、テスト時間の増大、もしくはテスト回路やテストベクタの発生に大きな負担が発生するという問題があった。

【0012】本発明は上記の点に鑑みてなされたもので、同一チップ上に混載された互いにアドレス空間が異なる複数のメモリプロックを同時に、かつ、テストベクタの発生あるいはB【STのためのテスト回路にも何らの負担をかけずに確度よくテストし得る半導体集積回路を提供することを目的とする。

[0013]

【課題を解決するための手段】本発明は、互いにアドレス空間が異なる書込み/読み出し可能な複数個のメモリブロックおよびこれらのメモリブロックのアドレス選択を行うアドレスデコーダを有する半導体集積回路において、上記メモリブロックに対するテストモード時には複数個のメモリブロックでアドレスの一部を共有すると共に、各メモリブロックのアドレススキャンを共産に行うアドレススキャン信号が、最大アドレス空間を有する第1のメモリブロック以外の第2のメモリブロックのアドレス幅を越える期間は第2のメモリブロックの書込みを禁止する制御回路を具備することを特徴とする。

[0014]

【作用】上記各メモリプロックの通常動作モード時に は、各メモリプロックに対応するアドレス信号入力に基 ずいてアドレス選択が行われ、それぞれの書込み/彼み 出し動作が行われる。各メモリブロックに対するテスト モード時には、複数固のメモリプロックのうちの最大ア ドレス空間を有するメモリプロックに対応するアドレス 幅を有するアドレススキャン信号により第1のメモリブ ロックのアドレススキャンが行われ、その書込み/読み 出し動作が行われる。同時に、このアドレススキャン信 号の一部によりアドレス空間が小さい方のメモリプロッ クのアドレススキャンが行われ、その春込み/読み出し 動作が行われる。この時、上記アドレススキャン信号が 上記アドレス空間が小さい方のメモリブロックのアドレ ス幅を越える期間(このメモリブロックに関係のないア ドレス空間を指定している期間) は、このメモリブロッ クの書込み動作が禁止される。

【0015】これにより、アドレス空間が小さい方のメモリブロックに対する不要なメモリアクセスを除外し、テストペクタの生成あるいはBIST手法を用いたテスト回路等に何ら負担をかけずに、同一チップ上に混載された互いにアドレス空間が異なる複数個のメモリブロックを同時に確度よくテストすることが可能になる。

[0016]

【実施例】以下、図面を参照して本発明の実施例を説明 する。

【0017】図1は、第1実施例として、互いにアドレス空間が異なる書込み/読み出し可能な複数個(本例では2個)のメモリブロックと例えばCPU(中央演算処理ユニット)などのロジック回路(図示せず)とが同一チップ上に混載された集積回路を示している。上記2個50のメモリブロックA、Bは、例えばキャッシュメモリに

(4)

おけるタグ・パリッドピットメモリと複数ラインを持つ データメモリである。このメモリプロックA、Bのアド レス選択を行うために、アドレス信号A2~A4により メモリブロックAの列アドレス選択を行う列デコーダ1 1と、アドレス信号A0~A4によりメモリプロックB の列アドレス選択を行う列デコーダ・ライン選択回路 1 2と、アドレス信号A5~A6によりメモリブロック A、Bの行アドレス選択を共通に行う行デコーダ13と が設けられている。換言すれば、2個のメモリブロック A、Bは、アドレス信号A0~A6の一部A2~A6を 10 共有しており、メモリブロックAはメモリブロックBよ りもアドレス信号の一部A1、A0の分だけアドレス空 間が狭い。また、上記メモリブロックAの書込み/銃み 出しを行う書込み/読み出し回路14、メモリブロック Bの書込み/読み出しを行う書込み/読み出し回路15 が設けられている。メモリブロックBの套込み/読み出 し回路15には、書込み/読み出し制御信号入力がその まま入力する。メモリブロックAの書込み/競み出し回 路14には、制御回路16から書込み/読み出し制御信 号が入力する。この創御回路16は、前配アドレス信号 A0~A6の一部A1, A0および前記書込み/競み出 し制御信号入力およびモード指定信号が入力し、通常動 作モード時には雪込み/読み出し制御信号入力をそのま ま出力し、テストモード時にはアドレス信号の一部A 1. A0をデュードし、このデコード結果に応じて書込 み/読み出し制御信号入力をそのまま出力したり、書込 み禁止制御信号(善込み制御信号の反転信号、本例では 読み出し制御信号)を出力するような論理回路により構 成されている。即ち、この制御回路(本例ではデコード 回路16と表示している)は、テストモード時には、ア ドレス信号A0~A6の一部A1、A0の組み合わせが 所定のパターンの時(メモリ構成に応じて任意に決める が、例えばA1, A0共に"O"の時)だけ春込み/銃 み出し劉御信号入力をそのまま出力し、A1, A0の組 み合わせが上記所定のパターン以外の時(A1. A0の いずれか一方が"1"の時であり、メモリブロックAの . アドレス幅を越えている、つまり、メモリブロックAに 関係のないアドレス空間を指定している場合に対応す る。) には書込み/銃み出し制御信号入力をそのまま出 力せず、雷込み禁止制御信号を出力する。

【0018】次に、図1の集積回路の動作について説明する。まず、各メモリプロックの通常動作モード時には、各メモリプロックA、Bに対応するアドレス信号入力に基ずいてアドレス選択が行われ、それぞれの書込み/銃み出し動作が行われる。

【0019】これに対して、各メモリブロックに対するテストモード時には、メモリブロックA、Bは対応して図2A、図2Bに示すようにセルブロックの選択が行われる。即ち、2個のメモリブロックのうちの最大アドレス空間を有するメモリブロックBに対応するアドレス幅

を有するアドレススキャン信号A0~A6が入力すると、図2Bに示すようにメモリプロックBのアドレススキャンが行われ、その審込み/読み出し動作が行われる。同時に、このアドレススキャン信号A0~A6の一部A2~A6により、図2Aに示すようにメモリプロックAのアドレススキャンが行われ、その審込み/読み出し動作が行われる。この時、上記アドレススキャンは信号A0~A6がメモリプロックAのアドレス空間を越える期間(メモリプロックAに関係のないアドレス空間をは、メモリプロックAに関係のないアドレス空間をが"1"の時)は、審込み禁止制御信号によりメモリプロックAの審込み動作が自動的に禁止され、多重アクセスが起こらなくなる。なお、テストモード時には、メモリプロックA、Bの読み出しデータ出力は例えば集積回路外部へ出力される。

[0020] これにより、メモリテストに際しては、単にメモリプロックBのアドレスを意識すればよく、メモリプロックAに対する不要なメモリアクセスを除外し、テストペクタの生成に何ら負担をかけずに、複数個のメモリプロックを同時に確度よくテストすることが可能になる。

【0021】 なお、図1中のデコード回路16を省略し、メモリブロックAの書込み/読み出し回路14に、 通常動作モード時には書込み/読み出し制御信号を入力し、テストモード時には書込み/読み出し禁止制御信号を外部から入力するようにしてもよい。

【0022】また、メモリテストに際して、上記第1実施例よりも複雑なアドレスアクセスを行う場合でも本発明を適用することができる。

【0023】図3は、第2実施例として、互いにアドレス空間が異なる零込み/ 読み出し可能な複数個 (例えば2個) のメモリブロックと例えばロジック回路 (図示せす)とが同一チップ上に混載された集積回路であって、通常動作モードではメモリブロックの各信号等が内部で閉じており、テストモード時のみ直接にメモリブロックにアクセスすることが可能な無積回路に本発明を適用した例を示している。ここで、Aはアドレス空間が小さい方のメモリブロック、31はこのメモリブロックAのアドレス選択を行うためのアドレスデコーダ、Bはアドレス空間が大きい方のメモリブロック、32はこのメモリブロックBのアドレス選択を行うためのアドレスデコーダであり、その他の部分は図1中と同一符号を付してい

(0024] この第2実施例によれば、第1実施例で述べたような効果が得られるほか、集積回路に混載されるメモリの容量が飛暖的に増大するのに伴ってその徴細化が進み、汎用メモリと同じようなテストが必要とされる場合においても、テストペクトルに負担をかけずに複数個のメモリブロックの並列テストを実現することが可能になり、テスト時間短縮等の効率化を図ることができ、

50

特開平4-229499

(5)

大変有効である。

【0025】図4は、第3実施例として、互いにアドレ ス空間が異なる書込み/読み出し可能な複数個(例えば 2個)のメモリブロックと例えばロジック回路(図示せ ず)とが同一チップ上に混載された集積回路であって、 複数個のメモリブロックは通常動作モード時にはアドレ スを共有しない (換言すれば、それぞれ別々のアドレス **信号によりアドレス選択される。)ような構成を持った** 集積回路に本発明を適用した例を示している。ここで、 アドレス選択回路41は、モード指定信号により制御さ 10 れ、通常動作モード時にはアドレス空間が小さい方のメ モリブロックA用のアドレス信号A2 、A3 を選択 し、テストモード時には、アドレス空間が大きい方のメ モリプロックBに対応するアドレス幅を有するアドレス スキャン信号入力の一部A2、A3を選択し、選択出力 をメモリブロックA用のアドレスデコーダ31に入力す るものである。その他の部分は図3中と何一符号を付し ている。

【0026】この第3実施例によれば、一時的 (テスト モード時のみ) にアドレスの一部を共有することによ 20 り、第2実施例で述べたような効果が得られる。

【0027】図5は、第4実施例として、互いにアドレ ス空間が異なる書込み/銃み出し可能な複数個(例えば 2個)のメモリブロックと例えばロジック回路(図示せ ず)とが同一チップ上に混載された集積回路であって、 複数個のメモリブロックは通常動作モード時にはアドレ スを共有せず、BIST手法を用いてメモリブロックの テストの容易化を図っているような構成を持った集積回 路に本発明を適用した例を示している。ここで、自己テ ストアドレス発生回路50はテストモード時にアドレス スキャン信号を発生するためのものである。アドレス選 択回路51は、テストモード時に上記自己テストアドレ ス発生回路50からのアドレススキャン信号の一部を選 択してメモリプロックA用のアドレスデコーダ31に入 力するためのものである。アドレス選択回路52は、テ ストモード時に上記自己テストアドレス発生回路50か らのアドレススキャン信号を選択してメモリブロック B 用のアドレスデコーダ32に入力するためのものであ る。BISTデータ発生/比較器53は、自己テストデ ータを発生して書込み/読み出し回路14および15に 入力し、この書込み/読み出し回路15および16から の読み出し出力を期待値と比較するためのものである。 B [ST制御回路54は、B IST制御信号および書込 み/読み出し制御信号が入力し、自己テストアドレス発 生回路50にアドレス発生制御信号を出力し、前記アド レス選択回路 5 1、 5 2 およびデコード回路 I 6 にテス トモード信号を出力し、上記デコード回路16およびメ モリブロックB用の客込み/読み出し回路15に書込み /銃み出し制御信号を出力し、前記BISTデータ発生 /比較器53との間でBISTデータ発生制御信号およ 50

び比較出力を入出力し、自己テスト結果を出力するため のものである。その他の部分は図3中と同一符号を付し ている

【0028】この第4実施例によれば、BIST手法を用いてメモリブロックのテストの容易化を図っていると共に、テストモード時には複数個のメモリブロックでアドレスの一部の共有化を図っているので、メモリブロックの大容量化による一層複雑なアドレスパターンによるテストの必要性がある場合でも、BISTのハード的な制約やオーバーヘッドを抑え、テスト回路等に負担をかけずに複数個のメモリブロックの並列テストを実現することが可能になり、テスト時間短縮等の効率化を図ることができ、大変有効である。

[0029]

【発明の効果】上述したように本発明の半導体集積回路によれば、何一チップ上に混載された互いにアドレス空間が異なる複数のメモリブロックを同時に、しかも、複雑なアドレスアクセスを用いたようなテストもテストベクタの発生あるいはBISTのためのテスト回路に何らの負担をかけずに確度よくテストすることができる。このことは、従来はテスト時間を犠牲にしてメモリブロック毎に分割してしか確度の高いテストが行えなかったことと比べて、テスト時間短縮等の著しい効率化を図ることができ、大変有効である。

【図面の簡単な説明】

【図1】本発明の第1実施例に係る半導体集積回路の一部を示すプロック図。

【図2】図1の集積回路のテストモード時におけるメモリプロックのアドレス信号とセルブロック選択との関係を示す図。

【図3】本発明の第2実施例に係る半導体集積回路の一 部を示す図。

【図4】本発明の第3実施例に係る半導体集積回路の一 部を示す図。

【図5】 本発明の第4実施例に係る半導体集積回路の一部を示す図。

【図6】従来のキャッシュメモリを示すプロック図。


【図7】メモリテストベクトルの一例。

【図8】図7で示すベクトルによって図6のキャッシュ ク メモリをテストした場合のメモリブロックのアドレス信 号とセルブロック選択との関係を示す図。

【符号の説明】

A、B…メモリブロック、11…列デコーダ、12…列 デコーダ・ライン選択回路、13…行デコーダ、14、 15…書込み/読み出し回路、16…制御回路(デコー ド回路)、31、32…アドレスデコーダ、41、5 1、52…アドレス選択回路、50…自己テストアドレ ス発生回路、53…BISTデータ発生/比較器、54 …BIST制御回路。 (6)

特開平4-229499



(7)

特開平4-229499

